# PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03019342 A

(43) Date of publication of application: 28.01.91

(51) Int. Cl H01L 21/3205

(21) Application number: 01153676

(22) Date of filing: 16.06.89

(71) Applicant

SONY CORP

(72) Inventor:

SUMI HIROBUMI


## (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

## (57) Abstract:

PURPOSE: To contrive the simplification of a manufacturing process and the improvement of the reliability of wirings by a method wherein first and second apertures are formed in parts, which respectively correspond to first and second conductivity type semiconductor regions, of an insulating film, a second conductivity type semiconductor film is formed, the second conductivity type semiconductor film is exposed, a conductor film is formed and the conductor film and the first conductivity type semiconductor film are etched until the insulating film is exposed.

CONSTITUTION: A contact hole  $\mathbf{C_1}$  is formed in a part, which corresponds to a semiconductor region 4, of an interlayer insulating film 6. Then, an N-type polycrystalline ellicon film 7, for example, is formed on the whole surface. Then, a contact hole  $\mathbf{C_2}$  is formed in parts, which correspond to a semiconductor region 5, of the films 7 and 6. Then, a P-type polycrystalline silicon film 8, for example, is formed on the whole surface. Then, the film 8 is etched back until the film 7 is at least exposed. Then, a TiN film 9 and an AI film 10, for example, are formed in order on the whole surface. Then, the films 10, 9 and 7 are patterned into a prescribed form by being subjected to anisotropic etching in order until the film 6 is exposed.

COPYRIGHT: (C)1991, JPO&Japio



# 公開特許公報(A) 平3-19342

@Int.CL\*

疑別記号

庁内整理委号

❷公體 平成3年(1991)1月28日

H 01 L 21/3205

6810-5F 6810-5F H 01 L 21/88

K

審査請求 未請求 請求項の数 1 (全7頁)

**日発明の名称** 

•

半導体装置の製造方法

**倒特 题** 平I-153678

❷出 颐 平1(1989)6月16日

切発明者 角

博 文

東京都品川区北品川6丁目7番35号 ソニー株式会社内

東京都品川区北岛川 6丁目 7季35号

の出 順 人 ソニー株式会社

120代 理 人 弁理士 杉浦 正知

· 경 # 1

1.発明の名称

半導体整置の製造方法

2.特許請求の重担

第1等電型の半導体領域及び第2等電型の半導体領域が形成された半導体基板上に絶縁酸を形成する工程と、

上記絶縁膜のうちの上記示1等電型の半導体領域に対応する部分に第1の間口を形成する工程と、

第1年電型の半導体膜を形成する工程と、

上記第1編電型の平等体接及び上記絶縁接のう ちの上記第2 再電型の半導体領域に対応する部分 に第2 の関ロを形成する工程と、

第2年電型の単導体験を形成する工程と、

少なくとも上記第1章電型の半導体膜が成出するまで上記第23章型の半導体膜をエッチバックする工程と、

単体限を形成する工程と、

上記幕体験及び上記第1 準電型の半導体数を少なくとも上記地縁膜が露出するまでエッチングす

ることによりパターンニングを行う工程とを共信 することを特徴とする半導体整質の製造方法。 3.免明の評細な説明

## (建業上の利用分裂)

本発明は、半導体装置の製造方法に関し、特に、 高無機の半導体集積回路装置の製造に適用して好 速なものである。

## (発明の概要)

本発明は、半球体装置の製造方法において、第 1 事電型の半導体領域及び第2 事電型の半導体領域及び第2 事電型の半導体領域及び第2 事電型の半導型の半導型の半導性膜と形成する工程と、第1 事電型の半導体膜を形成する形式を設定した記憶に対応するを受い半導体膜が関ロで形成する工程と、第2 導電型の半導体膜が関ロで形成する工程と、第2 導電型の半導体膜を形成する工程と、少なくとも上記第1 事電型の半導体膜が開出するまで上記第2 事電型の半導体膜が開出するまで上記第2 事電型の半 写体限をエッテパックする工程と、写体膜を形成する工程と、上紀球体質及び上記第1 写電型の牛 写体質を少なくとも上記距線膜が開出するまでエッチングすることによりパターンニングを行う工程とを具備する。これによって、型造プロセスの 簡略化を図ることができるとともに、配線の体質 性の向上を図ることができる。

#### 〔従来の技術〕

 注目されている。その一つの方法として、タングステン(W)の選択でVD技によりコンタクトホールの内部にW競手選め込む方法が知られている。しかし、このWの選択CVD法は、絶縁膜上でのWの破蹊長を抑える。が難しいために十分な選択性が得られないなど、技術的に困難な面が多く、現代では確立された技術とは含えない。

そこで、最近では、Wよりは低低が高いが限の 密着性や成蚤の容易さの面で優れている多結晶シ リコン (51) 臓によるコンタクトホールの違め込 み佐が住日されている。

なお、特別図60-103646号公根には、 半導体領域上に形成されたコンタクトホールの内 部に気相成長法により半導体結晶を選択的に成長 させ、この気相成長時に半導体領域中の不執動を この単導体結晶中に拡散させることによりこの半 導体結晶を半導体領域と同一導電型にするように した半導体装置の製造方法が隔示されている。

(発明が解決しようとする課題)

上述の従来の多結晶SI膜によるコンタクトホー ルの理め込み法は、多雑品51歳の抵抗がかなり高 いため、コンタクトホールの内部に多筋品SI膜を 垣め込んだ後にこの多緒品SI族に不能物をイオン 注入して伝統技化する必要がある。このため、例 えばCMOSLSIのように、半導件基礎中に導 定型の異なる半導体領域、例えばュ \* 型の手導体 領域とり・型の半導体領域とが存在し、これらの 半導体環域にコンタクトホールを漂じて武線をコ ンタクトさせる必要がある場合には、これらのコ ンタクトホールの内部に多輪系Si強を埋め込んだ 後、m・型の半事体領域上のコンタグトホールの 内部に攻め込まれた多枯晶51號にはヵ型不抵勢を、 またま・型の卓導体領域上のコンタクトホールの 内部に埋め込まれた多結晶51膜にはり型不純物を それぞれ選択的にイオン注入する必要がある。従 って、この場合には、二輩のイオン住人と、ロ型 不能物及びリ京不能物をそれぞれ選択的にイオン **注入するためのレジストパターンも形成するため** の2数のリソグラフィーとが必要である。このよ

うな理由により、従来の多結品Si製によるコンタ タトホールの埋め込み法は、半導体装置の製造プロセスを譲渡化させるという問題があった。

一方、配線としては、AI 腰だけで検収したもの や、パリアメタルとして例えば空化チタン(TI) 腰を用いたAI アメタルとして例えば空化チタン (TI) 腰を用いたAI アメン (TI) 腰を用いたAI では、このイグがある。とロマリアメタルとは、エレックというのでは、エレックがある。とは、MI というのでは、MI では、MI で

本発明の目的は、京電型の異なる半導体領域上 に形成された間口の内部に多結晶51酸などの半導 体限を埋め込む場合において、製造プロセスの簡 略化を図ることができる半導体装置の製造方法を 提供することにある。

本表明の後の目的は、導電型の異なる半導体額域上に形成された関口の内部に多結晶51膜などの半導体酸を理め込む場合において、配線 信頼性の向上を図ることができる半導体装置の製造方法を提供することにある。

## 【媒題を解決するための手段】

 取(8)を形成する工程と、少なくとも第1項型型の半部体験(7)が孵出するまで第2項電型の半導体験(8)をエッチバックする工程と、媒体設(10)を形成する工程と、媒体的(10)を少なくとも絶縁。 で第1減電型の半導体験(7)を少なくとも絶縁 数(6)が解出するまでエッチングすることによりバターンニングを行う工程とを具備する。

## (作用)

ン注入するためのレジストパターンを形成する必要もなくなる。従って、従来必要であった二四のイオン注入と二回のリソグラフィーとが不要となるので、その分だけ半馬体装置の製造プロセスの 活路化を図ることができる。

 これによって、配額の複領性の向上を図ることが できる。

## (支施例)

以下、本発明の一変施例について図面を参照しながら説明する。この実施例は、本発明をCMC SLSLの製造に適用した実施例である。

第1日A~第1日(は本発明の一実施例による CMOSしSIの製造方法を示す。

この実施例においては、第1型Aに示すように、まず例えばれ型SI基板のような半導体体を伝え、中にの大きな対象を引きていた。 サスピネクス (B) ののようなル 2 を形成 (B) ののようなル 2 を形成 (B) ののようなル 2 を形成 (B) ののようなル 2 を形成 (B) ののようなのに、 (C) ののようで (E) ののので (E) のので (E

この多結晶51数に例えばリン(P)のような 8 型 不純物をイオン住入法などによりドーピングして 低抵抗化した後、この多糖品51膜をエッテングに より所定形状にパターソニングしてゲート電板 (四京セず)を形成する。なお、このゲート電腦 をポリサイド膜により構成する場合には、多結晶 Si膜上に例えばモリアデンシリサイド (NoSia)膜 のような高齢点金属シリサイド酸を形成した後に パターンニングを行う。次に、例えばまずPウエ ル2以外の部分の表面を例えばフォトレジスト (図示せず) で置った状態でゲート電極をマスク としてこのpゥエル2中に倒えば44のようなA型 不能物をイオン注入することにより、このゲート 電極に対して自己整合的に例えばa.型の平導体 領域4及びゲート電極に関してこの半導体領域4 と反対側に位置するm、型の半導体領域(臨示せ ず) も形成する。この後、このフォトレジストモ 放去する。上記ゲート電腦、半導体領域を及びゲ 一ト電径に関してこの半導体領域4と反対側に位 逆する半導体領域によりロチャネルMOSFET

•

3

the sandard.

次に第1図Bに示すように、例えばCVD法により全面に例えばSIO。 彼のような意識絶縁数6を影成する。

次に第1回 C に示すように、この層間絶縁数を のうちの半導体領域4に対応する部分を例えば反 応性4オンスッチング(R 1 B)独により選択的

にエッチング除去することによりコンタクトホールC,を形成する。

次に第1回Dに示すように、例えばCVD法により全面に例えばn型の多結晶Si腰でも形成する。 この場合、コンタクトホールC。の内部はこのn型多結晶Si膜でで認められる。

次に第1個日に示すように、このn型多結晶S1 度7及び層間絶縁度6のうちの半導体領域5に対 応する部分を例えばR1日他により選択的にエッ チング除去することによりコンタクトホールCェ を収慮する。

次に第1図Fに示すように、例えばCVD法に より全面に例えばp型の多結品SI膜Bを形成する。 この場合、コンタクトホールで。の内部はこのp 型多純品SI製Bで進められる。

次に、例えばRIE法によりの型多額最51額8 を少なくともの型多結晶51額7が誘出するまでエッチバックする。これによって、第1図Gに示すように、n型多結晶51額7上のp型多結晶51額8 が除去され、コンタクトホールC。の内部にのみ このP型多結晶Si 臓 8 が残された状態となる。この後、半導体領域 4 、5 や関示されていないその他の半導体領域中の不純物の電気的活性化を行うための熱処理を行う。

次に第1回目に示すように、例えば悪者法やスパッタ法により全国に例えばTiN膜9及びAI職1 0を順次形成する。ここで、TIN膜9は、AI骸1 0と下途の点型多結晶SI膜7及びP型多結晶SI膜 8との反応を防止するためのパリアメタルとして 聞いられる。

、次に、AI酸10、Ti N酸9及び n型多結晶Si 膜 7 を例えばRIRはにより少なくとも層面絶縁酸 8 が露出するまで複次異方性エッチングすることにより所定形状にパターンニングする。これに最 1 0、Ti N取 9 及び n型多結晶Si 膜 7 から取り、 n・型の半導体 1 2 と、AI膜10、Ti N膜9及び n型多結晶Si 膜 7 から取り、 p・型の 中導体領域 5 に接続された配線11と、AI膜10、Ti の の で 型 の なお、これらの配線11、12を形成され

めの上記RIBの反応ガスとしては、AID 10及 びTiN版9のエッチング 際には例えばBCI。系 ガスを用い、多結晶SI被7のエッチングの限には 例えばCHF:系ガスを用いる。

さらに、この実施例によれば、配線11.12 はAI限10、TIN版9及びα型多額品SI膜7から 成る三層構造を有するので、次のような利点があ ョンやストレスマイグレーションなどにより断線 した状態を示し、第3回はその状態における配線 12の平面形状を示す。第2回及び第3回に示す ように、AI酸10が断線した。合においても、さ らにはAI展10ばかりでなくTiN膜9も同様に新 繰した 合においても、下層の点型を 品Si展7 を違って関中矢印で示すように電流が流れること ができるので、結果的に配稿12は斯線に至らな いことがわかる。これは配練11についても同様 である。これによって、これらの配練11、12 は、耐エレクトロマイグレーション性や耐ストレ スマイグレーション性に優れた高い信頼性を有し、 結果としてLSIの指輯性の何上を図ることかで きる。なお、紅腹10の耐ストレスマイグレーシ ョン性は、このAI駅10が多結晶SI膜で、8の上 に形成されているためにこのAI額1 Cに住じるス トレスが緩和されることによっても同上する。

る。第2回はAI襲10がエレクトロマイグレーシ

以上、本発明の実施例につき具体的に説明した が、本発明は、上述の実施例に限定されるもので

はなく、本発明の技術的思想に基づく各種の変形 が可能である。

例えば、上流の実施例においては、本発明をCMOSLSIの製造に適用した場合について以明したが、本発明は、例えばペイポーラーCMOSLSIの製造に適用することが可能であることは勿論、より一般的には基電型の異なる半導体領域上に形成されたコンタクトホールの内部に半導体限を埋め込む金での場合に適用することが可能である。

# 〔発界の効果〕

以上登明したように、本塾明によれば、製造プロセスの簡単化を図ることができるとともに、配 娘の信頼性の向上を図ることができる。


## 4. 図面の簡単な説明


第1個A~第1個『は本発明の一実施例による CMOSLS『の製造方法を工程順に設明するた めの断面図、第2回は配線を構成するAI原の断線 が生じた状態を示す断調図、第3回は第2回に示 す状態における配線の平面図である.


# 図面における主要な符号の説明

1: 半導体器板、 2: pウエル、 3: フィールド絶縁膜、 4、5: 半導体領域、 5: 層間地縁膜、 7: p型多結晶SI膜、 B: p型多結晶SI膜、 9: TIN膜、 10: AI膜、 11.12: 配線。


代理人 去理士 杉 浦 正 知







配稳 2提成 4 5 A I 顶 f 由 株 L K X 性 第 2 図



配線の平面形状 第3四

Andrith and the ...